[Verilog HDL Q/A. 005] High impedance 출력

Q. High impedance 출력

안녕하세요!

시뮬레이션시 출력 중간시점에

High-z 가 나오는 이유가 무엇일까요

그리고 제거하는 방법은 무엇인지 알수 있을까요

 

A. 

안녕하세요 :)

해당 내용은 최근에 본적이 있어서 빠르게 답변드립니다.

• unknown 은 값을 알 수 없을때.
• high impedance Z 는 연결이 되지 않은 Floating 상태일때 발생합니다.

Simulation 상에서는 둘다 'unknown' 으로 보여지구요. (simulation tool 마다 다르겠지만.. 보통?)

해결 방법은

• unknown  : reset 을 통한 초기화
• high impedance Z : 신호를 연결하시면 됩니다.

즐공하세요 :)