설계독학맛비 YouTube/05 AMBA System 구축하기
AXI Write bvalid 에 대해서 (완벽하게 목적지에 Data 가 Write 가 되었습니까?)
Introduction AMBA 의 AXI 공부하다보면, Channel 의 개수가 Read 는 2개 Write 는 3개 인 것을 보게 됩니다. Write 는 B Chaanel 이 별도로 존재해서 이고, 왜 Write 는 1개가 더 추가되었지? 의 의문을 해소합니다. Write Channel (노란색 화살표) AW: Write address channel signals W : Write data channel signals B : Write response channel signals 가 존재합니다. B : Write response channel signals B 는 Write Response 로 Write 가 정상적으로 목적지까지 전달이 완료되었는지를 확인하는 채널입니다. BRESP 의 응답 결과를 보..
[설계독학] [VerilogHDL, HLS, FPGA를 이용한 AMBA System 1장] 강의계획서 및 소개
안녕하세요. 설계독학맛비입니다. 최근 토요일 오전마다 오프라인 강의를 진행하고 있습니다. 강의 내용의 녹화본을 몇몇 내용을 제하고 영상으로 제작하고 있어요. 해당 강의내용을 바탕으로 Verilog HDL Season2 제작의 Base로 삼을 예정입니다. 해당 내용으로 첫 오프라인 강의라 익숙치 않네요. 제가 말이 꼬이거나 할 순 있는데, 전달하고자 하는 내용은 나름 잘? 담았내려고 노력하고 있습니다. (이해를 부탁... ㅠ.ㅠ) 최종적으로 만들고자 하는 System 은 다음과 같아요. AMBM Bus 중 AXI4 를 이용한 System 을 구축해볼 생각입니다. 해당 System 을 기반으로 정말 다양한 IP 를 설계하고 검증하고 FPGA 에서 동작시켜보는 Full IP 설계를 경험하실 수 있을꺼에요...