설계독학맛비 YouTube/01 Verilog HDL
[Verilog HDL/FPGA 외전1 - 시계만들기] 예고편
설계독학만의 노하우가 담겨있는 강의로 잠깐? 찾아왔습니다. Verilog HDL 시계만들기 강의를 추가하였고요. 같이 공부해보아요. https://inf.run/Ma3a 안녕하세요. 설계독학의 맛비입니다. 외전으로 맛비 watch를 만들어보는 시간을 준비했습니다. 흔히 Verilog HDL 과제로 시계만들기를 많이 하시더라고요. 이 시계만들기는, 개인적으로 굉장히 좋은 과제다 라고 생각합니다. 이 과제를 수행하려면, Clock, Sequential/Combinational logic 의 이해, counter 설계, Testbench 검증환경, 거기다가 FPGA 에 올려보는 과정까지, 정말 여러분들이 현업에서 꼭 필요한 모든 경험을 해보실 수 있어요. 다만 이제는 학생분들이 더 똑똑해 지셔서, 시계만들기 ..
Matbi's Verilog HDL Syllabus
Intro 해당 강의는 "인프런" 을 통해서 수강 가능합니다. 설계독학맛비's 실전 Verilog HDL Season 1 (Clock 부터 Internal Memory 까지) - 인프런 | 강의 현업자와 함께 Verilog HDL 을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다., 안녕하세요. 설계독학의 맛비입니다. 수강 전에 꼭 다음 내용을 필독 부탁드립니다.설계독학맛비 www.inflearn.com Syllabus 를 만드는 이유 1. 동영상 수가 늘어나면서 어떤 내용이 들어 있는지 정리되어 있는 Page 가 없었어요. (뭘 언제 찍었지...?;;) 2. 여러분들이 필요한 내용을 보고 싶을 때, 찾아서 볼 수 있도록 하기 위해서 만듭니다. 3. 저의 영상이 일회성 컨테츠가 되지 않기..