ASIC IP 설계시, 합성 library 의 선택과 Memory library 사용여부

Introduction

ASIC 용 IP 를 설계할때, 합성 library 선택과 Mem Library 선택 여부가 중요합니다.
Target nm 공정내에 다양한 library 가 존재하며, 이를 선택하는 방법에 대해 고민해봅니다.

합성 library 선택

Target library 내에 세부적으로 hvt 가 있고 svt가 있습니다.
의미는 high voltage threshold (hvt) 이고 standard voltage threshold (svt) 입니다. 물론 lvt( low) 도 존재하고요.
lvt의 의미는 낮은 전압 경계를 갖는다는 의미입니다. 즉 쉽게 0,1 스위칭을 할 수 있다는 뜻이되고 이는, 고속 스위칭이기 때문에 전력소모가 심합니다. 그렇기 때문에 IP를 판매하는 업체에서는 library 선택시 최악의 (Timing closure 가 어려운) 합성 컨디션을 선택하는 것이 좋습니다.
Timing closure 는 어렵고 전력소비를 최대한 낮추는 케이스에서 합성가능해야한다는 의미이며 그렇기 때문에 hvt를 사용합니다.
공정은 ff (fast,fast) 가 아닌 ss (slow,slow)를 적용합니다. (그래야 yield 가 증가합니다. 다양한곳에 IP를 판매하겠다는 뜻!!)

Mem library 사용여부

엄청나게 적은 양의 reg 사이즈라면 굳이 memlib 쓸 필요가 없습니다.
memlib 안에의 구조상 기본적인 Controller 가 내장되어 있고 sense amp 가 들어있습니다.

오히려 적은 bit 의 reg 에서는, 사용하는 Area 가 더 클 수 있기 때문에 memlib reg 사용할지 일반 f/f 을 사용할지를 잘 결정해야합니다.
이는 직접해봐야 잘 알 수 있는데요. 그래도 대략 계산해보려면 F/F 에서는 1bit == 10 Gates 로 계산하기에 이를 잘 고려하면 됩니다.

SRAM 의 구조를 다시 생각해보면 Controller 와 sense amp 그리고 Mem Cell 로 구성되어 있습니다.
Sense amplifier 은 왜 있는것일까? 를 잠깐 생각해보면,
저전력 메모리 구현을 위해 저장할때는 낮은 전압으로 유지하다가 로직에서 Read를 요청하여, 메모리 안의 값이 출력될때 로직적 (logicaly) '1', '0' 를 표현하기 위해 전압을 Amplify 해줘야합니다.
Memory 의 WidthxDepth 를 결정시 controller보다는 sense amp 의 증가 량이 더 큽니다.
이러한 점을 고려했을 때 Bit 양은 유지한 상태에서 최소의 memory area 를 고르고 싶다 라는 상황에서는, R/W Bit width를 작게 사용하는게 중요합니다.

결론

1. ASIC 의 IP 설계에서 Target Library 는 Worst 하게 선택하기
2. 메모리 선택여부는 메모리 특성을 잘 이해하여 Smart 하게 선택하기.