[Verilog HDL Q/A. 022] BRAM에 관해서 질문하고 싶은 것이 있습니다. (IP catalog 와 제공한 BRAM 코드의 차이)

Q

안녕하세요! 맛비님. 너무 유익한 강의 감사드립니다.

저가 이번 강의를 복습하면서 궁금한 점이 있는데요.

맛비님 블로그를 봤을 때 BRAM을 IP catalog에서 불러와서 쓰셨는데 강의에서는 직접 설계하셨습니다.

IP에서 BRAM을 불러온 것과 직접 BRAM을 설계하는 차이가 뭔지 궁금합니다. 또 실제 설계함에 있어서 어느 방법을 더 많이 쓰는지 궁금합니다.

안녕하세요 :)

두 가지 방법다 유효하구요.

동일한 BRAM 을 사용하는 것이기에 "FPGA 의 Implementation 결과" 차이는 없습니다.

FPGA 에서 20장에서 사용했던 BRAM 코드를 그대로 사용하구요.

IP Catalog 보다 드린 Verilog 코드가 더 편하다는 것을 아실 수 있을꺼에요.

즐공하세요 :)

[FPGA Q/A. 024] board off on 시 bitstream 유지 (0)	2022.03.11
[Verilog HDL Q/A. 023] 인프런 맛비 코딩시 사용하는 스킬..? (0)	2022.02.24
[Verilog HDL Q/A. 021] reset을 negative로 주시는 이유가 뭐죠? positive에는이미 clk이 할당되있어서그런가요? (0)	2022.02.04
[Verilog HDL Q/A. 020] Testbench 에서의 input 신호 handling. # 10, @(posedge clk) 에 따른 DUT 결과의 다름. (Verilog Race Condition) (0)	2022.02.03
[Verilog HDL Q/A. 019] Equality operators ==, != , ===, !=== (0)	2022.01.28