반응형
Q. High impedance 출력
안녕하세요!
시뮬레이션시 출력 중간시점에
High-z 가 나오는 이유가 무엇일까요
그리고 제거하는 방법은 무엇인지 알수 있을까요
A.
안녕하세요 :)
해당 내용은 최근에 본적이 있어서 빠르게 답변드립니다.
- unknown 은 값을 알 수 없을때.
- high impedance Z 는 연결이 되지 않은 Floating 상태일때 발생합니다.
Simulation 상에서는 둘다 'unknown' 으로 보여지구요. (simulation tool 마다 다르겠지만.. 보통?)
해결 방법은
- unknown : reset 을 통한 초기화
- high impedance Z : 신호를 연결하시면 됩니다.
즐공하세요 :)
반응형
'개발 편의성을 위한 소소한 Tips > 04 질의 응답 정리' 카테고리의 다른 글
| [Verilog HDL Q/A. 007] ASIC 에서 합성가능한 Memory code? (0) | 2021.09.16 |
|---|---|
| [Verilog HDL Q/A. 006] verilog 특성 관련 질문 (동작 관련) (0) | 2021.09.14 |
| [Verilog HDL Q/A. 004] 비메모리 설계시, 리눅스 환경을 사용하는 이유 (3) | 2021.09.10 |
| [Verilog HDL Q/A. 003] 시뮬레이션에서 클럭 rising edge 순간 판단 대상이 되는 신호도 함께 천이 됩니다. 이런 경우 논리 상태에 대해 궁금합니다. (0) | 2021.09.09 |
| [Verilog HDL Q/A. 002] $readmemh 의 사용방법과 사용처 (1) | 2021.09.08 |
