개발 편의성을 위한 소소한 Tips
[Verilog HDL Q/A. 002] $readmemh 의 사용방법과 사용처
readmemh 문법에 대해 알아보도록 하겠습니다. 다음 링크를 적극 참고하여 작성하였습니다. https://projectf.io/posts/initialize-memory-in-verilog/ http://www.testbench.in/TB_03_FILE_IO_TB.html Verilog에서의 메모리 초기화 시뮬레이션이나 펌웨어는 memory array, RAM 또는 ROM에 데이터를 로드해야 하는 것이 일반적입니다. 다행히 Verilog는 바로 이 목적을 위해 $readmemh 및 $readmemb 기능을 제공합니다. Verilog Syntax Verilog를 사용하면 16진수 또는 2진수 값으로 텍스트 파일에서 메모리를 초기화할 수 있습니다. $readmemh("hex_memory_file.mem"..
[Verilog HDL Q/A. 001] testbench 의 input, output, reg, wire ??
Q testbench에 대한 질문있습니다. 안녕하세요 선생님 여기 테스트 벤치에서 인풋? 아웃풋? 이라고 해야하나요? 기존의 모듈은 input/ output으로 선언하지만 테스트벤치에서는 왜 reg/ wire로 선언하는지 궁금합니다. 감사합니다.. A 안녕하세요. 굉장히 좋은 질문이구요. 아는 범위내에서 답변드릴께요 :) 먼저 Testbench 의 그림을 봐주세요. tb_combi_test 는 in/out port 가 없죠? Test 하고자 하는 DUT 는 in / out port 가 있구요. Test 를 위한 DUT 의 in / out port 연결을 위해서 testbench 내에 reg, wire 가 쓰여요. - DUT 의 input 은 TB 의 reg 와 연결 (input 값을 TB 에서 제어하기 ..
FPGA 처음 하신다구요? Xilinx FPGA Tutorial 문서를 소개합니다.
안녕하세요. 맛비입니다. FPGA 를 제대로 하고 싶다! 하시면 맛비의 FPGA 강의를 추천 드립니다! (광고 살짝 삽입) 가볍게 해보시고 싶다면 FPGA Tutorial 문서를 추천 드립니다. https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/ug888-vivado-design-flows-overview-tutorial.pdf 처음부터 끝까지의 내용이 짧지만 핵심만 담겨있어요. FPGA 개발 Flow를 이해하고, 워밍업 하기에는 좋은 문서라고 생각합니다. FPGA 를 통해서 여러분들이 갖고 있는 (계산량이 너무 많아서 실시간이 안나오는) 문제들을 해결할 수 있어요! 그리고 market 또한 증가하고 있으니까, 미래 커리어로 삼기..
Vivado mcs 파일 만들고 Prom 에 영구 박제하기 (Memory Configuration File) Alveo Card 기준.
출처: www.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/ug908-vivado-programming-debugging.pdf 글을 보시기 전에.. 보드마다 설정하는 방법이 다릅니다. 해당글은 Alveo Card 기준입니다. Intro FPGA 개발을 할때는 JTAG 을 이용해서 .bit 파일을 FPGA 에 write 하여 바로바로 Test 를 합니다. 하지만 이 방법은 FPGA 의 전원이 Off 되면 날아가기 때문에 (휘발성) 매번 새롭게 .bit 파일을 Write 해야합니다. HW 부분의 개발이 어느정도 완료가 되면, JTAG 을 통해서 굳이 매번 Write 해줄 필요가 없습니다. 비휘발성 메모리 영역에 Write 를 해놓으면 됩니다. 그 비..
vivado에서 ERROR: [Labtoolstcl 44-469] There is no current hw_target." 발생시..
잘되던 녀석이 갑자기 제목과 같은 에러를 뱉어서 시간을 허비했다 ㅠㅜ 아래 링크의 현상이고 https://forum.digilentinc.com/topic/2043-nexys-4-fpga-board/ 이를 해결하려면 드라이버를 다시 설치하면 된다. 아래 폴더에 들어가서 C:\Xilinx\Vivado\2016.4\data\xicom\cable_drivers\nt64\digilent install_digilent 실행. 그다음 re install driver 절차를 진행하면된다. 설치 후 잘 동작된다.