설계독학맛비 YouTube/03 라이브 스트리밍 내용
210425_라이브방송_QnA
Q A rtl로 짠거랑 c로 짠거랑 같이 쓸려고하는 별로인가요? 저는 이렇게 쓰고 있다. c로 짠거 == HLS HLS → RTL RTL + RTL 징크도 좋지만 스파르탄같은 저가 fpga로 하는게 낫은경우도 있을것 같아서요.. 가격의 이슈.. Zynq > spartan 교육용 Zynq 다루기에는 징크가 훨씬 쉬운것 같네요.. 이거는 잘 모르겠어요. zynq 를 처음배우시고 → 다른 FPGA FPGA의 DRAM도 사용하시나요? FPGA 안에 DRAM 은 없고. HBM (High bandwidth memory) FPGA ↔ DRAM DRAM 잘 사용해요. PL에서 DRAM에 데이터를 R/W 해보고 싶은데, 어떤 방식을 이용할수있을까요? AXI 를 아셔야 되요. 혹시 영상같은것은 타입이 주로 RGB24로..
2021/02/06 첫번째.. 방송
주먹구구식 방송에도 봐주셔서 감사합니다. 유튜브 링크입니다. youtu.be/FcwG7FRh8OU 다음은 제가 두뇌 필터링을 거치지 않고, 막.. 적은 내용입니다.. Question Answer 현업에서 verification도 verilog로 하시나요? system verilog를 공부해야 하나 고민이네요 Verification 간단한거는 Verilog 쓰고 있구요. System Verilog 는 검증엔지니어는 필수! verilog로 할수도 있고 systemverilog에서 UVM이용해서 할수도 있고 formal verification하셔도 되죠. 다른 언어로 하고 싶으시다면 python이랑 cocotb 써서 하셔도 됩니다. 이게.... 음 Core 설계 할때, HLS 를 사용해요. HLS 특징. ..