분류 전체보기
[MobileNet v1] depthwise separable convolution (DW, PW)
Intro CNN 에서의 연산량을 줄이기 위에서, Depthwise / Pointwise 를 이용한 Convoultion 기법이 나왔습니다. 바로, Depthwise Separable Convolution - A FASTER CONVOLUTION! 입니다 :) mobile net v1에서 사용되었다고 전해집니다. (2017) 실제 구현을 위해서는 이런 Triky 한 기법이 필요하다고 생각합니다. 모든 자료는 다음 동영상을 참고합니다. https://youtu.be/T7o3xvJLuHk 기존의 Convolution 연산 기존 Convolution 은 다음과 같습니다. 그림이 복잡한데, 여기서, 수식으로 보면 simple 합니다. Dk * Dk * M(#in_Channel) * N (#out_Channel)..
Meaning of Keyword for AI
Intro AI 관련 Hardware 를 설계하다보면, 다양한 단어들을 사용합니다. 대화? 가 되기 위해서 필요한 기본적인 단어들을 나열하고 그 의미들을 정리합니다. HW FLOPS : In computing, floating point operations per second (FLOPS, flops or flop/s) is a measure of computer performance, useful in fields of scientific computations that require floating-point calculations. AI CVPR : Computer Vision and Pattern Recognition L1 / L2 Loss : https://seongkyun.github.io/s..
Zybo Z7 20 개봉. (정상동작 확인)
Intro 다음 글은 2018.11.8 일에 작성된 글입니다. FPGA 보드를 받고 확인해보는 과정입니다. 비행기타고 드디어 도착했습니다. 왼쪽이 전에 사용하던 Zybo 이고 오른쪽이 이번에 도착한 Zybo Z7 입니다. Board 의 물리적 크기는 동일하네요. Zybo 와 -> Zybo Z7 에 대한 비교는 다음 링크를 참고해주세요. https://reference.digilentinc.com/reference/programmable-logic/zybo-z7/migration-guide Zybo Z7 Migration Guide [Digilent Documentation] reference.digilentinc.com 동작여부 확인 처음 전원을 키면 Default 프로그램이 동작하게 되는데요. LED ..
Zynq 2nd Board 선정. (Zybo Z7-20 구입)
Intro 다음 글은 2018.11.3 일에 작성된 글입니다. FPGA 보드를 선택할 때 도움이 되었으면 좋겠습니다. ZYBO Board 를 사용한지 만 2년이 되가는 중 입니다. (중고나라에서 15만원에 직거래했던 기억이..,) 이전에 CNN 구현 + hdmi 화면과 연동시키려고 했는데, 가지고 있는 Zybo Board 로는 PL resource에 한계가 있어 보였습니다. 그리고, 2년동안 조금씩 사용했으니, 새로 구입해도 제대로 사용할 수 있겠다 싶었습니다. ( ZYBO Board로도 Study 할 수 있는 내용은 물론 산더미 입니다.) 후보군 선정 먼저 인터넷 조사를 통해 Arty Z7 20, ZYBO Z7 20, Ultra96 3가지의 후보군을 추렸습니다. Decision을 위해 Table 로 정..
vivado에서 ERROR: [Labtoolstcl 44-469] There is no current hw_target." 발생시..
잘되던 녀석이 갑자기 제목과 같은 에러를 뱉어서 시간을 허비했다 ㅠㅜ 아래 링크의 현상이고 https://forum.digilentinc.com/topic/2043-nexys-4-fpga-board/ 이를 해결하려면 드라이버를 다시 설치하면 된다. 아래 폴더에 들어가서 C:\Xilinx\Vivado\2016.4\data\xicom\cable_drivers\nt64\digilent install_digilent 실행. 그다음 re install driver 절차를 진행하면된다. 설치 후 잘 동작된다.
Matbi's 쉬어가기 History
Intro 설계독학 유튜브에서 진행중인 Verilog HDL 강의입니다. 재밌게 봐주세요 :) www.youtube.com/aifpga 설계독학맛비 무료로 비메모리 반도체관련 내용을 학습할 수 있는 설계독학 채널 입니다 :) Verilog HDL, FPGA, AI HW 설계를 위주로 진행합니다. 많이 놀러와 주세요! Blog : https://aifpga.tistory.com/ Github : https://github.com/ www.youtube.com Syllabus 를 만드는 이유 더보기 1. 동영상 수가 늘어나면서 어떤 내용이 들어 있는지 정리되어 있는 Page 가 없었어요. (뭘 언제 찍었지...?;;) 2. 여러분들이 필요한 내용을 보고 싶을 때, 찾아서 볼 수 있도록 하기 위해서 만듭니다...
Matbi's Verilog HDL Syllabus
Intro 해당 강의는 "인프런" 을 통해서 수강 가능합니다. 설계독학맛비's 실전 Verilog HDL Season 1 (Clock 부터 Internal Memory 까지) - 인프런 | 강의 현업자와 함께 Verilog HDL 을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다., 안녕하세요. 설계독학의 맛비입니다. 수강 전에 꼭 다음 내용을 필독 부탁드립니다.설계독학맛비 www.inflearn.com Syllabus 를 만드는 이유 1. 동영상 수가 늘어나면서 어떤 내용이 들어 있는지 정리되어 있는 Page 가 없었어요. (뭘 언제 찍었지...?;;) 2. 여러분들이 필요한 내용을 보고 싶을 때, 찾아서 볼 수 있도록 하기 위해서 만듭니다. 3. 저의 영상이 일회성 컨테츠가 되지 않기..