반응형
Q | A |
FPGA board로 SSD 내 memory 소자를 전압단위로 컨트롤 할 수 있을까요? 가능하다면 FPGA로 process-in-memory를 구현할 수 있을까요? 요점은 이를 이용해 deep learning의 weight을 bit 단위로 non-volatile하게 저장할 수 있을거라고 생각해서요 (가능함.) |
보류. external 기존 방법 (ex, SATA) 대비 어떤 면에서 효율적인가?
|
요즘에 riscv에 관심 생겨서 공부할려합니다. 책 사서 4비트 riscv cpu 설계 해보려 할려고용 이게 개인프로젝트라 라서 그렇기도하고 그냥 책보고 따라 하는건데 이게 취업에서 도움이 될까요? 자소서 쓸때 직무관련 프로젝트 경험이 있어야한다하는데 fpga쪽은 장비가 비싸서 그걸 진행하기가 싶지 않더라구요... 해당내용은 de0 보드 기준으로 진행되고 올리는 방법을 소개하더라구요. 자소서 쓸때 직무관련 프로젝트 경험이 있어야한다하는데 fpga쪽은 장비가 비싸서 그걸 진행하기가 싶지 않더라구요... 자소서에 그러면 이룩숙지 관련 내용과 설계 코드 깃헙이 올려놓고 시뮬레이션까지 쓰면 될까요? 힌트 얻었습니다. riscv 관련 설계 하며 어려웠던 부딪혔던걸 핵심삼아 해보면 될거같아요 정량적인 부분(수상, 등등) 이런 건 아무래도 개인적인거라서 힘들거 같긴한데 정성적 부분(이야기를 쓸부분)은 verilog + cpu 중심으로 써면서 어려웟던 이야기를 적으면 될거 같다는 생각이 드네요 |
패터슨 교수 둘다 책을 사서 보는데 서태원 교수님이 쓰신건 교수님이 전공수업을 진행 하실려고 하는 느낌이 팍들어서 risc V 내용
riscV 국내에서는 학회 이런건 잘없습니다. verilog + cpu 다만 삼성 ds사업부에 홈페이지에 보면 대놓고 verliog, RTL 썻으면 좋겟어요 이렇게 제가 삼성 Lsi 현직자 분과 얘기를 나눈 적이 있었는데 그 분께서도 패터슨 교수님 책 참고하면서 Risc-V 설계 경험을 해 보는 걸 추천하셨습니다.명시 해놧습니다. |
근데 rtl로 mcu넣는거랑 징크 쓰는거랑 차이가 있나요? 리스크파이브는 공짜라서요? 국책과제는 리스크파이브 대부분 쓰는듯요 |
리스크파이브는 공짜라서요?
|
반응형
'설계독학맛비 YouTube > 03 라이브 스트리밍 내용' 카테고리의 다른 글
240308 라이브 방송 QnA (0) | 2024.03.10 |
---|---|
240128 라이브 방송 QnA (0) | 2024.03.10 |
220626 라이브 (0) | 2022.06.27 |
210903 라이브 (0) | 2021.09.03 |
210822 라이브 방송 (0) | 2021.08.23 |