[FPGA Q/A. 029] Vivado, Vitis 설계 내용 수정 후 프로그램 실행

Q

Vivado, Vitis 설계 내용을 수정한 후 보드에 프로그램을 바로 올려서 확인하는 방법이 있는지 궁금합니다.

현재는 Block design을 수정하게 되면 아래 과정을 진행하여 보드에서 동작을 확인합니다.

Synthesis, implementation, Generate Bitstream -> xsa file을 추출하여 Vitis에서 다시 Application project를 생성 -> Build Project, Run as hardware

 

이러한 과정을 모두 거치는 것이 시간이 너무 오래 걸립니다. 혹시 위 과정에서 설계 내용을 수정했을 때 하지 않아도 되는 과정이 있을까요?? 또는 추출한 xsa file을 Application Project를 생성하지 않고 바로 적용시키는 방법이 있을까요??

 

 

A

안녕하세요 :)

원하시는 결론은 아니겠지만 결론부터 말씀드리면,

(HW 를 수정 == Block design을 수정) 이라는 가정이면 적어주신 전 과정을 다시해야합니다.

 

이유는.. FPGA 에 올라가는 HW 가 무엇인가? 를 생각해보면 될 것 같아요.

SW 는 HW 위에 동작하는 코드이지만, HW 코드는 회로입니다.

회로가 변경되는 것이기에, 전과정을 거쳐야합니다.

HW 설계가 SW 코딩 대비 많은 시간과 인력을 요구합니다.

 

즐공하세요 :)