분류 전체보기
VMAF (Video Multi-Method Assessment Fusion)
VMAF는 Netflix에서 개발한 video quality assessment algorithm 입니다. 압축된 Video (Distorted Video) 와 원본 Video 간의 Visual Quality 유사율의 점수를 내는 방법 중 하나입니다. VMAF 의 점수가 높으면 원본과, 압축된 Video 사이의 Visual Loss 가 거의 없다 할 수 있습니다. (눈으로 보았을때 원본과 차이가 없다.) 기존의 VMAF 처럼 화질 측정 metric 으로 사용하던 유명한 알고리즘으로는 PSNR, SSIM 등이 있습니다. VMAF 의 가장 큰 장점은 기존 Metric 대비 사람이 느끼는 Quality 경험과 유사한 Score 를 내주는 것에 있습니다. OTT 영상을 보다보면 Netflix 의 화질이 다른 O..
1. 영상처리 및 Codec 을 위한 YUV File 및 Video Download site
Introduction FFMPEG 관련 실습 및 Video 공부를 위해서 YUV File 과 Video Bitstream 을 Download 받는 링크를 정리합니다. 실제 주요하게 사용했던 Dataset 들을 정리합니다. 해당 page 는 계속 업데이트 될 예정입니다. 다음 link 의 Video 는 상업이용시 문제가 될 여지가 있음으로 공부용으로만 사용합니다. :) UGC Dataset Youtube 에서는 Video 압축 및 화질측정 분야 연구를 위해서 Data 를 Open 하였습니다. 사실 이거만 받아도 정말 많은 영상 Data 를 확보할 수 있습니다. RAW (날것의, 원본) Data 부터 Youtube 에서 권장하는 Spec 에 맞는 압축된 Data 를 같이 구할 수 있습니다. Codec 뿐만..
220925 라이브
Q A FPGA board로 SSD 내 memory 소자를 전압단위로 컨트롤 할 수 있을까요? 가능하다면 FPGA로 process-in-memory를 구현할 수 있을까요? 요점은 이를 이용해 deep learning의 weight을 bit 단위로 non-volatile하게 저장할 수 있을거라고 생각해서요 (가능함.) 보류. external -> 중간 그림은 문서 하단 참고 기존 방법 (ex, SATA) 대비 어떤 면에서 효율적인가? PPA (Performance, Power, Area) 제가 PIM을 하는게 아니라 잘 모르지만 아날로그로 데이터도 저장하고 연산도 하는걸로 알고있습니다. 디지털 기반의 연산장치가 아니라요 요즘에 riscv에 관심 생겨서 공부할려합니다. 책 사서 4비트 riscv cpu..
HW 엔지니어가 알아두면 좋을 소소한 알쓸신잡
안녕하세요. 설계독학맛비입니다. 최근에 이것저것? 인터넷을 끄적이다가, Hardware Engineer 가 알아두면 좋은 내용들이 있어서 소개해 드립니다. 첫번째 이야기!! 이중 for 문에서 memory index 접근 방법에 따른 Performance 차이. (시간복잡도) 블라인드 앱에서 본 글인데요. 여러분들 맞출 수 있나요? (저도 어버버 할듯... ㅎㅎ) Q. 원문============= 인터뷰 보는데.. 시건복잡도 문제를 수기로 작성해주고 어떤게 더 빠른지 말해달라고 했었는데… 1. 이중 for문 (i -> j 순서) > sum += arr[i][j] 2. 이중 for문 (j -> i 순서) > sum += arr[i][j] 어떤게 더 빠른지 말하라고 했는데.. 혼이 씌었는지 1번이 더 빠르다..
[Verilog HDL Q/A. 027] DDR, FIXED I/O 질문드립니다.
안녕하세요 맛비님!! 1. 다음 사진처럼, DDR, FIXED I/O, LED가 칩 외부의 보드 핀과 연결되는 것으로 알고 있는데, LED는 출력부분이니까 이해했습니다. 그런데 DDR은 Double Data Rate로, 클럭의 양쪽 엣지를 동기화하여 입력값을 받는다고 알고 있는데 쓰이는 이유가 궁금합니다. 그리고 FIXED I/O는 인터넷에서 찾아보니, Standard I/O 와 연관이 되어있고, Standard I/O 는 LVDS, LVCMOS 등등의 표준 규격으로 알고 있지만, FIXED I/O의 정확한 개념을 잘 모르겠습니다. (고정된 input output인가요?) 2. Vitis를 사용하지 않고, Vivado에서 바로 open hardware 후 program device를 하지 않는 이유가 궁..
[설계독학] [VerilogHDL, HLS, FPGA를 이용한 AMBA System 1장] 강의계획서 및 소개
안녕하세요. 설계독학맛비입니다. 최근 토요일 오전마다 오프라인 강의를 진행하고 있습니다. 강의 내용의 녹화본을 몇몇 내용을 제하고 영상으로 제작하고 있어요. 해당 강의내용을 바탕으로 Verilog HDL Season2 제작의 Base로 삼을 예정입니다. 해당 내용으로 첫 오프라인 강의라 익숙치 않네요. 제가 말이 꼬이거나 할 순 있는데, 전달하고자 하는 내용은 나름 잘? 담았내려고 노력하고 있습니다. (이해를 부탁... ㅠ.ㅠ) 최종적으로 만들고자 하는 System 은 다음과 같아요. AMBM Bus 중 AXI4 를 이용한 System 을 구축해볼 생각입니다. 해당 System 을 기반으로 정말 다양한 IP 를 설계하고 검증하고 FPGA 에서 동작시켜보는 Full IP 설계를 경험하실 수 있을꺼에요...
220626 라이브
반갑습니다! 오랜만에 뵙습니다 :) 1 RNN이나 LSTM 등 다른 아키텍처도 궁긍해요. IEEE 논문에 올라온 내용을 보고 다른 아키텍처 구현은 어려울까요? 어렵긴 하지만 되지 않을까…? 2 Vivado FPGA implementation시, Timing Path중에 Intra timing path와 Inter timing path가 있던데 그 두개가 무엇인지, 어떤 차이가 있는지 알려주시면 감사하겠습니다. intra timing path : 동일 Clock 내의 path inter timing path : 서로다른 Clock 에서의 path 3 Zynq SoCs과 ACAPs의 차이점은 무엇인가요? ACAPs 최신이라 Util, Perf 4 Zynq SoC 플랫폼에서도 Vitis AI를 사용할 수..
[설계독학] AI HW 강의를 Open 했습니다!!
안녕하세요. 설계독학맛비입니다. 오랜만의 공지글로 인사드립니다 :) 금일 (22/06/16) 에 맛비유니버스 세번째 강의인 "AI HW" 강의가 Open 되었습니다. (만드는데 정말 오래걸렸..... 컥;;;) 한달간 30% 할인을 진행중이니, 함께하실 분들은 같이 하셨으면 좋겠습니다. 인프런에서 "AI HW" 검색하시면 됩니다. 이후로는 쉬어가기의 일환으로 강의가 아닌 여러분들에게 도움이 될만한 내용들로 영상을 만들어서 업로드할 예정입니다. 다시 만나뵙게되어서 반갑습니다~ 같이 즐공해보아요 :) https://www.inflearn.com/course/실전-하드웨어-설계?inst=818f0eee 설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPG..